//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-23083092
// Cuda compilation tools, release 9.1, V9.1.85
// Based on LLVM 3.4svn
//

.version 6.1
.target sm_30
.address_size 64

	// .globl	__raygen__oxMain
.const .align 8 .b8 cs[32];

.visible .entry __raygen__oxMain(

)
{
	.reg .pred 	%p<54>;
	.reg .b16 	%rs<12>;
	.reg .f32 	%f<370>;
	.reg .b32 	%r<36>;
	.reg .b64 	%rd<14>;


	// inline asm
	call (%r1), _optix_get_launch_index_x, ();
	// inline asm
	// inline asm
	call (%r2), _optix_get_launch_index_y, ();
	// inline asm
	ld.const.u64 	%rd3, [cs+8];
	cvta.to.global.u64 	%rd4, %rd3;
	ld.const.v2.u32 	{%r4, %r5}, [cs+24];
	mad.lo.s32 	%r7, %r4, %r2, %r1;
	cvt.u64.u32	%rd1, %r7;
	mul.wide.u32 	%rd5, %r7, 16;
	add.s64 	%rd6, %rd4, %rd5;
	ld.global.v4.f32 	{%f57, %f368, %f59, %f60}, [%rd6];
	setp.eq.s32	%p4, %r5, 1;
	selp.f32	%f367, %f59, %f57, %p4;
	selp.f32	%f369, %f57, %f59, %p4;
	setp.eq.s32	%p5, %r5, 0;
	ld.const.u64 	%rd2, [cs];
	@%p5 bra 	BB0_35;

	cvta.to.global.u64 	%rd7, %rd2;
	shl.b64 	%rd8, %rd1, 3;
	add.s64 	%rd9, %rd7, %rd8;
	ld.global.v4.u16 	{%rs4, %rs5, %rs6, %rs7}, [%rd9];
	// inline asm
	{  cvt.f32.f16 %f63, %rs4;}

	// inline asm
	// inline asm
	{  cvt.f32.f16 %f64, %rs5;}

	// inline asm
	// inline asm
	{  cvt.f32.f16 %f65, %rs6;}

	// inline asm
	max.f32 	%f68, %f367, %f368;
	max.f32 	%f69, %f68, %f369;
	add.f32 	%f70, %f69, 0f3F800000;
	rcp.rn.f32 	%f71, %f70;
	mul.f32 	%f72, %f367, %f71;
	mul.f32 	%f7, %f368, %f71;
	mul.f32 	%f8, %f369, %f71;
	mov.f32 	%f73, 0f3F800000;
	sub.f32 	%f9, %f73, %f72;
	abs.f32 	%f11, %f9;
	setp.lt.f32	%p6, %f11, 0f00800000;
	mul.f32 	%f77, %f11, 0f4B800000;
	selp.f32	%f78, 0fC3170000, 0fC2FE0000, %p6;
	selp.f32	%f79, %f77, %f11, %p6;
	mov.b32 	 %r9, %f79;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f80, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f81, %r12;
	add.f32 	%f82, %f78, %f81;
	setp.gt.f32	%p7, %f80, 0f3FB504F3;
	mul.f32 	%f83, %f80, 0f3F000000;
	add.f32 	%f84, %f82, 0f3F800000;
	selp.f32	%f85, %f83, %f80, %p7;
	selp.f32	%f86, %f84, %f82, %p7;
	add.f32 	%f87, %f85, 0fBF800000;
	add.f32 	%f67, %f85, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f66,%f67;
	// inline asm
	add.f32 	%f88, %f87, %f87;
	mul.f32 	%f89, %f66, %f88;
	mul.f32 	%f90, %f89, %f89;
	mov.f32 	%f91, 0f3C4CAF63;
	mov.f32 	%f92, 0f3B18F0FE;
	fma.rn.f32 	%f93, %f92, %f90, %f91;
	mov.f32 	%f94, 0f3DAAAABD;
	fma.rn.f32 	%f95, %f93, %f90, %f94;
	mul.rn.f32 	%f96, %f95, %f90;
	mul.rn.f32 	%f97, %f96, %f89;
	sub.f32 	%f98, %f87, %f89;
	neg.f32 	%f99, %f89;
	add.f32 	%f100, %f98, %f98;
	fma.rn.f32 	%f101, %f99, %f87, %f100;
	mul.rn.f32 	%f102, %f66, %f101;
	add.f32 	%f103, %f97, %f89;
	sub.f32 	%f104, %f89, %f103;
	add.f32 	%f105, %f97, %f104;
	add.f32 	%f106, %f102, %f105;
	add.f32 	%f107, %f103, %f106;
	sub.f32 	%f108, %f103, %f107;
	add.f32 	%f109, %f106, %f108;
	mov.f32 	%f110, 0f3F317200;
	mul.rn.f32 	%f111, %f86, %f110;
	mov.f32 	%f112, 0f35BFBE8E;
	mul.rn.f32 	%f113, %f86, %f112;
	add.f32 	%f114, %f111, %f107;
	sub.f32 	%f115, %f111, %f114;
	add.f32 	%f116, %f107, %f115;
	add.f32 	%f117, %f109, %f116;
	add.f32 	%f118, %f113, %f117;
	add.f32 	%f119, %f114, %f118;
	sub.f32 	%f120, %f114, %f119;
	add.f32 	%f121, %f118, %f120;
	mov.f32 	%f122, 0f400CCCCD;
	mul.rn.f32 	%f123, %f122, %f119;
	neg.f32 	%f124, %f123;
	fma.rn.f32 	%f125, %f122, %f119, %f124;
	fma.rn.f32 	%f126, %f122, %f121, %f125;
	mov.f32 	%f127, 0f00000000;
	fma.rn.f32 	%f128, %f127, %f119, %f126;
	add.rn.f32 	%f129, %f123, %f128;
	neg.f32 	%f130, %f129;
	add.rn.f32 	%f131, %f123, %f130;
	add.rn.f32 	%f132, %f131, %f128;
	mov.b32 	 %r13, %f129;
	setp.eq.s32	%p8, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f133, %r14;
	add.f32 	%f134, %f132, 0f37000000;
	selp.f32	%f135, %f133, %f129, %p8;
	selp.f32	%f12, %f134, %f132, %p8;
	mul.f32 	%f136, %f135, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f137, %f136;
	mov.f32 	%f138, 0fBF317200;
	fma.rn.f32 	%f139, %f137, %f138, %f135;
	mov.f32 	%f140, 0fB5BFBE8E;
	fma.rn.f32 	%f141, %f137, %f140, %f139;
	mul.f32 	%f142, %f141, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f143, %f142;
	add.f32 	%f144, %f137, 0f00000000;
	ex2.approx.f32 	%f145, %f144;
	mul.f32 	%f146, %f143, %f145;
	setp.lt.f32	%p9, %f135, 0fC2D20000;
	selp.f32	%f147, 0f00000000, %f146, %p9;
	setp.gt.f32	%p10, %f135, 0f42D20000;
	selp.f32	%f358, 0f7F800000, %f147, %p10;
	setp.eq.f32	%p11, %f358, 0f7F800000;
	@%p11 bra 	BB0_3;

	fma.rn.f32 	%f358, %f358, %f12, %f358;

BB0_3:
	mov.f32 	%f330, 0f3F8CCCCD;
	cvt.rzi.f32.f32	%f329, %f330;
	fma.rn.f32 	%f328, %f329, 0fC0000000, 0f400CCCCD;
	abs.f32 	%f327, %f328;
	setp.lt.f32	%p12, %f9, 0f00000000;
	setp.eq.f32	%p13, %f327, 0f3F800000;
	and.pred  	%p1, %p12, %p13;
	mov.b32 	 %r15, %f358;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f148, %r16;
	selp.f32	%f360, %f148, %f358, %p1;
	setp.eq.f32	%p14, %f9, 0f00000000;
	@%p14 bra 	BB0_6;
	bra.uni 	BB0_4;

BB0_6:
	add.f32 	%f151, %f9, %f9;
	selp.f32	%f360, %f151, 0f00000000, %p13;
	bra.uni 	BB0_7;

BB0_4:
	setp.geu.f32	%p15, %f9, 0f00000000;
	@%p15 bra 	BB0_7;

	mov.f32 	%f354, 0f400CCCCD;
	cvt.rzi.f32.f32	%f150, %f354;
	setp.neu.f32	%p16, %f150, 0f400CCCCD;
	selp.f32	%f360, 0f7FFFFFFF, %f360, %p16;

BB0_7:
	add.f32 	%f152, %f11, 0f400CCCCD;
	mov.b32 	 %r17, %f152;
	setp.lt.s32	%p18, %r17, 2139095040;
	@%p18 bra 	BB0_12;

	setp.gtu.f32	%p19, %f11, 0f7F800000;
	@%p19 bra 	BB0_11;
	bra.uni 	BB0_9;

BB0_11:
	add.f32 	%f360, %f9, 0f400CCCCD;
	bra.uni 	BB0_12;

BB0_9:
	setp.neu.f32	%p20, %f11, 0f7F800000;
	@%p20 bra 	BB0_12;

	selp.f32	%f360, 0fFF800000, 0f7F800000, %p1;

BB0_12:
	mov.f32 	%f340, 0fB5BFBE8E;
	mov.f32 	%f339, 0fBF317200;
	mov.f32 	%f338, 0f00000000;
	mov.f32 	%f337, 0f35BFBE8E;
	mov.f32 	%f336, 0f3F317200;
	mov.f32 	%f335, 0f3DAAAABD;
	mov.f32 	%f334, 0f3C4CAF63;
	mov.f32 	%f333, 0f3B18F0FE;
	mov.f32 	%f332, 0f3F800000;
	mov.f32 	%f331, 0f400CCCCD;
	setp.eq.f32	%p21, %f9, 0f3F800000;
	selp.f32	%f155, 0f3F800000, %f360, %p21;
	cvt.sat.f32.f32	%f23, %f155;
	sub.f32 	%f24, %f332, %f7;
	abs.f32 	%f25, %f24;
	setp.lt.f32	%p22, %f25, 0f00800000;
	mul.f32 	%f157, %f25, 0f4B800000;
	selp.f32	%f158, 0fC3170000, 0fC2FE0000, %p22;
	selp.f32	%f159, %f157, %f25, %p22;
	mov.b32 	 %r18, %f159;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f160, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f161, %r21;
	add.f32 	%f162, %f158, %f161;
	setp.gt.f32	%p23, %f160, 0f3FB504F3;
	mul.f32 	%f163, %f160, 0f3F000000;
	add.f32 	%f164, %f162, 0f3F800000;
	selp.f32	%f165, %f163, %f160, %p23;
	selp.f32	%f166, %f164, %f162, %p23;
	add.f32 	%f167, %f165, 0fBF800000;
	add.f32 	%f154, %f165, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f153,%f154;
	// inline asm
	add.f32 	%f168, %f167, %f167;
	mul.f32 	%f169, %f153, %f168;
	mul.f32 	%f170, %f169, %f169;
	fma.rn.f32 	%f173, %f333, %f170, %f334;
	fma.rn.f32 	%f175, %f173, %f170, %f335;
	mul.rn.f32 	%f176, %f175, %f170;
	mul.rn.f32 	%f177, %f176, %f169;
	sub.f32 	%f178, %f167, %f169;
	neg.f32 	%f179, %f169;
	add.f32 	%f180, %f178, %f178;
	fma.rn.f32 	%f181, %f179, %f167, %f180;
	mul.rn.f32 	%f182, %f153, %f181;
	add.f32 	%f183, %f177, %f169;
	sub.f32 	%f184, %f169, %f183;
	add.f32 	%f185, %f177, %f184;
	add.f32 	%f186, %f182, %f185;
	add.f32 	%f187, %f183, %f186;
	sub.f32 	%f188, %f183, %f187;
	add.f32 	%f189, %f186, %f188;
	mul.rn.f32 	%f191, %f166, %f336;
	mul.rn.f32 	%f193, %f166, %f337;
	add.f32 	%f194, %f191, %f187;
	sub.f32 	%f195, %f191, %f194;
	add.f32 	%f196, %f187, %f195;
	add.f32 	%f197, %f189, %f196;
	add.f32 	%f198, %f193, %f197;
	add.f32 	%f199, %f194, %f198;
	sub.f32 	%f200, %f194, %f199;
	add.f32 	%f201, %f198, %f200;
	mul.rn.f32 	%f203, %f331, %f199;
	neg.f32 	%f204, %f203;
	fma.rn.f32 	%f205, %f331, %f199, %f204;
	fma.rn.f32 	%f206, %f331, %f201, %f205;
	fma.rn.f32 	%f208, %f338, %f199, %f206;
	add.rn.f32 	%f209, %f203, %f208;
	neg.f32 	%f210, %f209;
	add.rn.f32 	%f211, %f203, %f210;
	add.rn.f32 	%f212, %f211, %f208;
	mov.b32 	 %r22, %f209;
	setp.eq.s32	%p24, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f213, %r23;
	add.f32 	%f214, %f212, 0f37000000;
	selp.f32	%f215, %f213, %f209, %p24;
	selp.f32	%f26, %f214, %f212, %p24;
	mul.f32 	%f216, %f215, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f217, %f216;
	fma.rn.f32 	%f219, %f217, %f339, %f215;
	fma.rn.f32 	%f221, %f217, %f340, %f219;
	mul.f32 	%f222, %f221, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f223, %f222;
	add.f32 	%f224, %f217, 0f00000000;
	ex2.approx.f32 	%f225, %f224;
	mul.f32 	%f226, %f223, %f225;
	setp.lt.f32	%p25, %f215, 0fC2D20000;
	selp.f32	%f227, 0f00000000, %f226, %p25;
	setp.gt.f32	%p26, %f215, 0f42D20000;
	selp.f32	%f361, 0f7F800000, %f227, %p26;
	setp.eq.f32	%p27, %f361, 0f7F800000;
	@%p27 bra 	BB0_14;

	fma.rn.f32 	%f361, %f361, %f26, %f361;

BB0_14:
	setp.lt.f32	%p28, %f24, 0f00000000;
	and.pred  	%p2, %p28, %p13;
	mov.b32 	 %r24, %f361;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f228, %r25;
	selp.f32	%f363, %f228, %f361, %p2;
	setp.eq.f32	%p30, %f24, 0f00000000;
	@%p30 bra 	BB0_17;
	bra.uni 	BB0_15;

BB0_17:
	add.f32 	%f231, %f24, %f24;
	selp.f32	%f363, %f231, 0f00000000, %p13;
	bra.uni 	BB0_18;

BB0_15:
	setp.geu.f32	%p31, %f24, 0f00000000;
	@%p31 bra 	BB0_18;

	mov.f32 	%f353, 0f400CCCCD;
	cvt.rzi.f32.f32	%f230, %f353;
	setp.neu.f32	%p32, %f230, 0f400CCCCD;
	selp.f32	%f363, 0f7FFFFFFF, %f363, %p32;

BB0_18:
	abs.f32 	%f355, %f24;
	add.f32 	%f232, %f355, 0f400CCCCD;
	mov.b32 	 %r26, %f232;
	setp.lt.s32	%p34, %r26, 2139095040;
	@%p34 bra 	BB0_23;

	abs.f32 	%f356, %f24;
	setp.gtu.f32	%p35, %f356, 0f7F800000;
	@%p35 bra 	BB0_22;
	bra.uni 	BB0_20;

BB0_22:
	add.f32 	%f363, %f24, 0f400CCCCD;
	bra.uni 	BB0_23;

BB0_20:
	abs.f32 	%f357, %f24;
	setp.neu.f32	%p36, %f357, 0f7F800000;
	@%p36 bra 	BB0_23;

	selp.f32	%f363, 0fFF800000, 0f7F800000, %p2;

BB0_23:
	mov.f32 	%f350, 0fB5BFBE8E;
	mov.f32 	%f349, 0fBF317200;
	mov.f32 	%f348, 0f00000000;
	mov.f32 	%f347, 0f35BFBE8E;
	mov.f32 	%f346, 0f3F317200;
	mov.f32 	%f345, 0f3DAAAABD;
	mov.f32 	%f344, 0f3C4CAF63;
	mov.f32 	%f343, 0f3B18F0FE;
	mov.f32 	%f342, 0f3F800000;
	mov.f32 	%f341, 0f400CCCCD;
	setp.eq.f32	%p37, %f24, 0f3F800000;
	selp.f32	%f235, 0f3F800000, %f363, %p37;
	cvt.sat.f32.f32	%f37, %f235;
	sub.f32 	%f38, %f342, %f8;
	abs.f32 	%f39, %f38;
	setp.lt.f32	%p38, %f39, 0f00800000;
	mul.f32 	%f237, %f39, 0f4B800000;
	selp.f32	%f238, 0fC3170000, 0fC2FE0000, %p38;
	selp.f32	%f239, %f237, %f39, %p38;
	mov.b32 	 %r27, %f239;
	and.b32  	%r28, %r27, 8388607;
	or.b32  	%r29, %r28, 1065353216;
	mov.b32 	 %f240, %r29;
	shr.u32 	%r30, %r27, 23;
	cvt.rn.f32.u32	%f241, %r30;
	add.f32 	%f242, %f238, %f241;
	setp.gt.f32	%p39, %f240, 0f3FB504F3;
	mul.f32 	%f243, %f240, 0f3F000000;
	add.f32 	%f244, %f242, 0f3F800000;
	selp.f32	%f245, %f243, %f240, %p39;
	selp.f32	%f246, %f244, %f242, %p39;
	add.f32 	%f247, %f245, 0fBF800000;
	add.f32 	%f234, %f245, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f233,%f234;
	// inline asm
	add.f32 	%f248, %f247, %f247;
	mul.f32 	%f249, %f233, %f248;
	mul.f32 	%f250, %f249, %f249;
	fma.rn.f32 	%f253, %f343, %f250, %f344;
	fma.rn.f32 	%f255, %f253, %f250, %f345;
	mul.rn.f32 	%f256, %f255, %f250;
	mul.rn.f32 	%f257, %f256, %f249;
	sub.f32 	%f258, %f247, %f249;
	neg.f32 	%f259, %f249;
	add.f32 	%f260, %f258, %f258;
	fma.rn.f32 	%f261, %f259, %f247, %f260;
	mul.rn.f32 	%f262, %f233, %f261;
	add.f32 	%f263, %f257, %f249;
	sub.f32 	%f264, %f249, %f263;
	add.f32 	%f265, %f257, %f264;
	add.f32 	%f266, %f262, %f265;
	add.f32 	%f267, %f263, %f266;
	sub.f32 	%f268, %f263, %f267;
	add.f32 	%f269, %f266, %f268;
	mul.rn.f32 	%f271, %f246, %f346;
	mul.rn.f32 	%f273, %f246, %f347;
	add.f32 	%f274, %f271, %f267;
	sub.f32 	%f275, %f271, %f274;
	add.f32 	%f276, %f267, %f275;
	add.f32 	%f277, %f269, %f276;
	add.f32 	%f278, %f273, %f277;
	add.f32 	%f279, %f274, %f278;
	sub.f32 	%f280, %f274, %f279;
	add.f32 	%f281, %f278, %f280;
	mul.rn.f32 	%f283, %f341, %f279;
	neg.f32 	%f284, %f283;
	fma.rn.f32 	%f285, %f341, %f279, %f284;
	fma.rn.f32 	%f286, %f341, %f281, %f285;
	fma.rn.f32 	%f288, %f348, %f279, %f286;
	add.rn.f32 	%f289, %f283, %f288;
	neg.f32 	%f290, %f289;
	add.rn.f32 	%f291, %f283, %f290;
	add.rn.f32 	%f292, %f291, %f288;
	mov.b32 	 %r31, %f289;
	setp.eq.s32	%p40, %r31, 1118925336;
	add.s32 	%r32, %r31, -1;
	mov.b32 	 %f293, %r32;
	add.f32 	%f294, %f292, 0f37000000;
	selp.f32	%f295, %f293, %f289, %p40;
	selp.f32	%f40, %f294, %f292, %p40;
	mul.f32 	%f296, %f295, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f297, %f296;
	fma.rn.f32 	%f299, %f297, %f349, %f295;
	fma.rn.f32 	%f301, %f297, %f350, %f299;
	mul.f32 	%f302, %f301, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f303, %f302;
	add.f32 	%f304, %f297, 0f00000000;
	ex2.approx.f32 	%f305, %f304;
	mul.f32 	%f306, %f303, %f305;
	setp.lt.f32	%p41, %f295, 0fC2D20000;
	selp.f32	%f307, 0f00000000, %f306, %p41;
	setp.gt.f32	%p42, %f295, 0f42D20000;
	selp.f32	%f364, 0f7F800000, %f307, %p42;
	setp.eq.f32	%p43, %f364, 0f7F800000;
	@%p43 bra 	BB0_25;

	fma.rn.f32 	%f364, %f364, %f40, %f364;

BB0_25:
	setp.lt.f32	%p44, %f38, 0f00000000;
	and.pred  	%p3, %p44, %p13;
	mov.b32 	 %r33, %f364;
	xor.b32  	%r34, %r33, -2147483648;
	mov.b32 	 %f308, %r34;
	selp.f32	%f366, %f308, %f364, %p3;
	setp.eq.f32	%p46, %f38, 0f00000000;
	@%p46 bra 	BB0_28;
	bra.uni 	BB0_26;

BB0_28:
	add.f32 	%f311, %f38, %f38;
	selp.f32	%f366, %f311, 0f00000000, %p13;
	bra.uni 	BB0_29;

BB0_26:
	setp.geu.f32	%p47, %f38, 0f00000000;
	@%p47 bra 	BB0_29;

	mov.f32 	%f352, 0f400CCCCD;
	cvt.rzi.f32.f32	%f310, %f352;
	setp.neu.f32	%p48, %f310, 0f400CCCCD;
	selp.f32	%f366, 0f7FFFFFFF, %f366, %p48;

BB0_29:
	add.f32 	%f312, %f39, 0f400CCCCD;
	mov.b32 	 %r35, %f312;
	setp.lt.s32	%p50, %r35, 2139095040;
	@%p50 bra 	BB0_34;

	setp.gtu.f32	%p51, %f39, 0f7F800000;
	@%p51 bra 	BB0_33;
	bra.uni 	BB0_31;

BB0_33:
	add.f32 	%f366, %f38, 0f400CCCCD;
	bra.uni 	BB0_34;

BB0_31:
	setp.neu.f32	%p52, %f39, 0f7F800000;
	@%p52 bra 	BB0_34;

	selp.f32	%f366, 0fFF800000, 0f7F800000, %p3;

BB0_34:
	mov.f32 	%f351, 0f3F800000;
	setp.eq.f32	%p53, %f38, 0f3F800000;
	selp.f32	%f313, 0f3F800000, %f366, %p53;
	cvt.sat.f32.f32	%f314, %f313;
	max.f32 	%f315, %f23, %f37;
	max.f32 	%f316, %f315, %f314;
	sub.f32 	%f318, %f351, %f316;
	rcp.rn.f32 	%f319, %f318;
	mul.f32 	%f320, %f23, %f319;
	mul.f32 	%f321, %f37, %f319;
	mul.f32 	%f322, %f314, %f319;
	min.f32 	%f367, %f320, %f63;
	min.f32 	%f368, %f321, %f64;
	min.f32 	%f369, %f322, %f65;

BB0_35:
	ld.const.u64 	%rd13, [cs];
	cvta.to.global.u64 	%rd10, %rd13;
	shl.b64 	%rd11, %rd1, 3;
	add.s64 	%rd12, %rd10, %rd11;
	mov.f32 	%f326, 0f3F800000;
	// inline asm
	{  cvt.rn.f16.f32 %rs11, %f326;}

	// inline asm
	// inline asm
	{  cvt.rn.f16.f32 %rs10, %f369;}

	// inline asm
	// inline asm
	{  cvt.rn.f16.f32 %rs9, %f368;}

	// inline asm
	// inline asm
	{  cvt.rn.f16.f32 %rs8, %f367;}

	// inline asm
	st.global.v4.u16 	[%rd12], {%rs8, %rs9, %rs10, %rs11};
	ret;
}